臺積電首提 1nm A10 工藝，計劃到 2030 年實現 1 萬億晶體管的單個芯片封裝

 12 月 28 日消息，據 Tom's Hardware 報道，在本月舉行的 IEDM 2023 會議上，臺積電制定了提供包含 1 萬億個晶體管的芯片封裝路線，這一計劃與英特爾去年透露的規劃類似。

當然，1 萬億晶體管是來自單個芯片封裝上的 3D 封裝小芯片集合，但臺積電也在致力于開發單個芯片 2000 億晶體管。

為了實現這一目標，該公司重申正在致力于 2nm 級 N2 和 N2P 生產節點，以及 1.4nm 級 A14 和 1nm 級 A10 制造工藝，預計將于 2030 年完成。

此外，臺積電預計封裝技術（CoWoS、InFO、SoIC 等）將不斷取得進步，使其能夠在 2030 年左右構建封裝超過 1 萬億個晶體管的大規模多芯片解決方案。

臺積電在會議上還透露，其 1.4nm 級工藝制程研發已經全面展開。同時，臺積電重申，2nm 級制程將按計劃于 2025 年開始量產。

原文鏈接：

https://www.ithome.com/0/742/097.htm

版權聲明：文章來源“IT之家”，如涉及侵權問題請聯系我們，我們將及時修改或刪除。